Streszczenie treści zawartej na stronie nr. 1
お客様各位
資料に記載された社名の変更について
2008 年 3 月 21 日をもって、富士通の LSI 事業は、富士通マイクロエレクトロニクス株式会社へ
承継されました。
したがいまして、本資料に記載された「富士通」および「富士通株式会社」などの社名は全て
「富士通マイクロエレクトロニクス株式会社」に変更されておりますので、ご理解いただけますよう、
お願い致します。
また、関連資料におきましては、社名以外の内容について変更はございません 。
なお、富士通マイクロエレクトロニクス製品に関する詳細は、以下の窓口へお問い合わせくださ
い。
お問い合わせ先
富士通エレクトロニクス株式会社
〒163-0731 東京都新 宿区 西新宿 2-7-1 新宿第一 生命 ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは、こちらまで、
0120-198-610
受付時間:平日 9 時～17 時(土・日・祝日, 年末年 始 を除きます)
携帯電話 ・PHS からもお問い合わせが で
Streszczenie treści zawartej na stronie nr. 2
富士通半導体デバイス MN05–00009–4 MEMORY MANUAL FRAMガイドブック
Streszczenie treści zawartej na stronie nr. 3
Streszczenie treści zawartej na stronie nr. 4
FRAMガイドブック 富士通株式会社
Streszczenie treści zawartej na stronie nr. 5
Streszczenie treści zawartej na stronie nr. 6
はじめに はじめに FRAMは , DRAM や SRAM の低電圧・高速ランダムアクセス性能と Flash Memory や EEPROM の データの不揮発特性を併せ持ちながら , 従来とは異なる記憶方法により低消費電力で動作する記憶媒 体です。 富士通の半導体技術の粋を結集した FRAM は , 無線通信技術や信頼度の高いセキュリティ技術を 使った非接触型スマートカードや新携帯情報機器等の未来の社会インフラやシステムに欠かすこと のできない理想的なメモリです。 本書の目的と対象読者 本書の目的は , FRAM の概要を理解していただくことです。特に , 技術的な疑問を解決し , DRAM や Flash Memory などの他の既存メモリとの違いや FRAM がどのようなアプリケーションに適してい るかを示しています。 また , 製品に関するご質問は , 弊社営業担当部門またはサポート部門へお問い合わせください。 本書の全体構成 本書は以下の 1 章から 7 章により構成されています。 第 1 章 概要 FRAMの概要について記述しています。 第
Streszczenie treści zawartej na stronie nr. 7
・本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は当社営業担当部門 にご確認ください。 ・本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示した もので , 実際に使用する機器での動作を保証するものではありません。従いまして , これらを使用 するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する 損害などについては , 当社はその責任を負いません。 ・本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権 等の知的財産権やその他の権利の使用権または実施権の許諾を意味するものではありません。 また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を 行うものではありません。従いまして , これらの使用に起因する第三者の知的財産権やその他の 権利の侵害について , 当社はその責任を負いません。 ・本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的
Streszczenie treści zawartej na stronie nr. 8
目次 目次 第 1 章 概要 ...................................................................................................................... 1 1.1 FRAM とは？ ..............................................................................................................................2 1.2 FRAMの歴史 ..............................................................................................................................2 1.3 FRAMと他のメモリの特長比較 ...............................................................
Streszczenie treści zawartej na stronie nr. 9
iv
Streszczenie treści zawartej na stronie nr. 10
第 1 章 概要 第 1 章 概要 本章では , FRAM（Ferroelectric RAM） の概要を解説します。 FRAM の基礎的な知識や他メモリとの違 いについて学ぶことができます。 1
Streszczenie treści zawartej na stronie nr. 11
第 1 章 概要 1.1 FRAM とは？ FRAMとは強誘電体薄膜（Ferroelectric film）を利用したメモリです。強誘電体膜は , 外部から印加 した電界によって分極し , 外部電界を取り去っても分極が残る（この分極を残留分極とよびます）特 性があります。この特性を利用した FRAM は , 電源を切ってもデータが消えない性質（この性質を不 揮発性とよびます）が有ります。印加する電界の方向を変えることにより , 強誘電体の分極方向が変 わり , これによってデータを書き換えることができます。分極は , 強誘電体結晶を構成する原子の変 位によって起こる極めて速い現象です。よって , FRAMはデータの読み書きが非常に速い優れたメモ リです。 1.2 FRAM の歴史 強誘電体の分極電荷で半導体の表面電荷を制御する実験に昀初に成功したのは ,スタンフォード大 学の Moll 氏と垂井氏です（1963 年発表）。1974 年には , S. Y. Wu 氏等がシリコン上の MOS (Metal Oxide Si)トランジスタの絶縁物を強誘電体膜で構成した
Streszczenie treści zawartej na stronie nr. 12
第 1 章 概要 表 1.1 FRAM と他メモリの特長比較 FRAM FRAM Flash 2T/2C, EEPROM EPROM MASK ROM DRAM SRAM 項目 Memory SRAM 型 1T/1C 型 データ保持 不揮発 不揮発 不揮発 不揮発 不揮発 不揮発 揮発 揮発 1 年 − データ保持期間 10年 10 年 10 年 10 年 10 年 無限大 （電池駆動） 2T/2C, 6T 6T4C 2T 1T 1T 1T 1T/1C セル構成 1T/1C 4T+2R SRAM と 70 ～ 85 ns 110 ns 200 ns <120 ns <150 ns <120 ns 70 ns 読出し時間 4 * 同等 20 V 12 V 12 V 3.3 V 3.3 V 3.3 V 3.3 V 書込み電圧 不要 (内部昇圧 ) (内部昇圧 ) (内部昇圧 ) 書込みと 消去あるい 消去あるい 紫外線消 不可 方法 重ね書き 重ね書き 重ね書き 重ね書き は書込み は書込み 去の組み ( 工程書込み） データの 合わせ 書換え 2 10 ms 1 s
Streszczenie treści zawartej na stronie nr. 13
第 1 章 概要 1.4 FRAM の構造と強誘電体薄膜材料 現在 FRAM で使用されている強誘電体膜には , PZT (Pb(Zr,Ti)O3), SBT (SrBi2Ta2O9)などが知られて います。PZT は , 圧電素子としてプリンタなどに広く使われ , 古くからその性質が知られており , ま た分極量が大きいことから量産性に優れた材料の一つです。一方 , SBTは昀近 FRAM への応用が研究 開発され始めた強誘電体材料で , 分極量は小さいですが , 書換え可能回数が比較的多いといわれてい ます。 メモリセルの回路構成は , 信頼性の高い 2トランジスタ 2キャパシタ（2T/2C）方式 , 高集積化が可 能な 1 トランジスタ 1 キャパシタ（1T/1C）方式があります。これらは , 比較的容量の大きい FRAM を構成する場合に用いられます。また , SRAM回路に強誘電体キャパシタを組み込んで不揮発性にし た 6トランジスタ 4 キャパシタ方式 (6T/4C) の FRAM もあります。これは , 富士通が世界に先駆けて 製品化したもの
Streszczenie treści zawartej na stronie nr. 14
第 2 章 技術解説 第 2 章 技術解説 本章は , FRAM（Ferroelectric RAM）の 技術について簡単に解説しています。 FRAM の基礎的な技術について学ぶこと ができます。 5
Streszczenie treści zawartej na stronie nr. 15
第 2 章 技術解説 2.1 FRAM のセル構造 強誘電体膜を不揮発性メモリセルとして集積化した構造の代表的なものには, 大きく2 種類, (1) 1T/ 1C 型（2T/2C 型）, (2) MFSFET 型があります。現在製品化という点で先行しているのは , 2T/2C 型 FRAM 方式です。 (1) 1T/1C 型（2T/2C 型）： 1 Transistor/1Capacitor (2Tr/2Cap) この構造は DRAMセルと同様 , データを保持する蓄積容量 (C)と , それにアクセスするトランジス タ (T) で構成されます。DRAM セルとの違いは , 蓄積容量の材料が , シリコン酸化膜やシリコン窒化 膜といった常誘電体に替わって , 強誘電体で構成される点にあります。したがって , このセル構造を 持つ FRAMの技術は , DRAMセル技術との類似性が非常に高く , 比較的容易に集積化が可能となりま す。 セル情報の読出しは , セルに電圧を印加したときの分極量の変化に伴う分極電流を読む方式（詳細 は「2.5 セルへのデ
Streszczenie treści zawartej na stronie nr. 16
第 2 章 技術解説 2.2 強誘電体材料 ■ ペロブスカイト構造と PZT 多くの強誘電体は化学式 ABO3で表され , 中央付近に小さいほうの金属元素を含んだ酸素八面体の 構造をしています。 ABO3型の強誘電体結晶はペロブスカイト型 , イルメナイト型 , タングステンブロ ンズ型に分類されます。FRAM の電荷蓄積用の候補にあがっている強誘電体のほとんどは , 図 2.1 に 示すようなペロブスカイトに属します。正方晶系のペロブスカイト構造では , 立方格子の一つの（001） 方向に格子が伸び , 他の 2 方向には縮みます。伸びた方向では , 正イオン (A, B), 負イオンと価電子の 変位に基づき , 正と負の電荷の重心が分離しており , 自発双極子モーメントが生じています。この自 2 発双極子モーメントの単位あたりの大きさが自発分極 (C/cm ) です。伸びた方向が c 軸 <001>方向で あり , 縮んだ方向が a 軸 <100> と b 軸 <010>方向です。自発分極は c軸の方向に現れます。 c (001) b (010)
Streszczenie treści zawartej na stronie nr. 17
第 2 章 技術解説 ■ 他の強誘電体材料 FRAM用の強誘電体薄膜キャパシタ材料としては , これまで PZTの研究が昀も多く行われてきまし た。これは , PZTが大きな残留分極値（2Pr）を有している上に , 比較的容易に強誘電性が得られるこ とや FRAM として用いるのに適当な抗電界値（Ec）を持っているためです。これに対して , Bi 層状 12 化合物である SBT: SrBi2Ta2O9は , Ec が小さく , 薄膜化による動作電圧の低減が可能な上に , 10 回の 分極反転後も疲労がほとんど見られないという特長があります。 SBTの結晶構造を図 2.3 に示します。 Bi Bi Bi :Sr :Bi :Ta :O 図 2.3 SBT (SrBi2Ta2O9)結晶構造 8
Streszczenie treści zawartej na stronie nr. 18
第 2 章 技術解説 2.3 FRAM のプロセスフロー（CMOS プロセスとの組合せ） FRAMのメモリセル断面図とプロセスフローの概略を図 2.4に示します。まず始めに , 通常の CMOS プロセスで , トランジスタを形成します。その後 , SiN, SiO2を堆積させます。次に , FRAM 特有のプ ロセスで , 下部電極と上部電極で強誘電体を挟みキャパシタを形成し , トランジスタのプラグと強誘 電体キャパシタを結線します。昀後に通常の CMOS ロジックデバイスと同等の配線やカバー膜プロ セスへと進みます。 以上のようなプロセスフローから FRAM プロセスの昀大の特長は , CMOS ロジックプロセスとの 相性が良く , CMOS プロセスを大きく変更せずに FRAM キャパシタを搭載できます。 CMOS FRAM ➁ ➁ FRAM ➀ ➀ CMOS FRAM 図 2.4 FRAMのメモリセル断面図とプロセスフロー 9
Streszczenie treści zawartej na stronie nr. 19
第 2 章 技術解説 2.4 セルの動作原理 FRAMは , 強誘電体材料を使用し , 強誘電体のもつ分極現象を利用したメモリです。FRAM セルの 動作原理を理解するには , 強誘電体の特性 , すなわち分極電荷量 Q の電圧依存が示すヒステリシス特 性と強誘電体キャパシタの分極状態とを対応させて見ていくことが基本となります。 強誘電体キャパシタに印加する電圧を Vf, 上部電極に対して下部電極の電位が高くなる方向をプラ ス（+）にとれば , ヒステリシス曲線と強誘電体キャパシタに蓄積される電荷との関係を図「ヒステ リシス曲線と強誘電体キャパシタの分極状態」に示します。 図 2.5において , ヒステリシス曲線上の 6点 , すなわち Vf = 0 Vで残留分極量 +/−Prをもつ分極状態 の異なる A, D点 , Vf = +/−vcで分極量が 0 になる B, E点 , および Vf = +/−Vcc の C, F 点について , 各 点での強誘電体キャパシタの状態を示しています。 ここで , 電圧を 0 V → +Vcc, 0 V →
Streszczenie treści zawartej na stronie nr. 20
第 2 章 技術解説 ■ リラクゼーション（緩和）特性 ここまで強誘電体キャパシタのヒステリシス特性は , 時間依存を無視して , 滑らかで連続する曲線 として描いてきましたが , 実際は図 2.6 に示すような曲線が観測されます。すなわち , Vf = 0 V の残留 分極点から , 時間依存で A’ → A, または D'→ D のように分極量の落ち込みが観測されます。これは , リテンション特性が長時間レンジでの Qの劣化であるのに対して , 短時間での Qの減少としてみるこ とができます。このことは , ヒステリシス特性は , D' → C → D' または A' → F → A' の軌跡を描かず , 時間に依存して D→ C→ D' → Dまたは A → F → A' → Aのように描くことを示しています。 2 Q [ µC /cm ] C D' D ("0") +Pr D E −Vcc B Vf [V] +Vcc −vc +vc −Pr A ("1") A' F 図 2.6 ヒステリシス曲線 11
