ARM Cortex R4の取扱説明書

デバイスARM Cortex R4の取扱説明書

デバイス: ARM Cortex R4
カテゴリ: コンピュータハードウェア
メーカー: ARM
サイズ: 2.99 MB
追加した日付: 3/5/2014
ページ数: 456
説明書を印刷

ダウンロード

使い方は?

私たちの目的は、皆様方にデバイスARM Cortex R4の取扱説明書に含まれたコンテンツを可能な限り早く提供することです。オンラインプレビューを使用すると、ARM Cortex R4に関してあなたが抱えている問題に対する解決策の内容が素早く表示されます。

便宜上

説明書ARM Cortex R4をこちらのサイトで閲覧するのに不都合がある場合は、2つの解決策があります:

  • フルスクリーン表示 – 説明書を(お使いのコンピュータにダウンロードすることなく)便利に表示させるには、フルスクリーン表示モードをご使用ください。説明書ARM Cortex R4のフルスクリーン表示を起動するには、全画面表示ボタンを押してください。
  • コンピュータにダウンロード - ARM Cortex R4の説明書をお使いのコンピュータにダウンロードし、ご自身のコレクションに加えることもできます。デバイス上のスペースを無駄にしたくない場合は、いつでもManualsBaseサイトでダウンロードすることもできます。
ARM Cortex R4 取扱説明書 - Online PDF
Advertisement
« Page 1 of 456 »
Advertisement
印刷版

多くの人々は画面表示ではなく印刷された説明書を読むほうを好みます。説明書を印刷するオプションも提供されており、上記のリンクをクリックすることによりそれを利用できます - 説明書を印刷。説明書ARM Cortex R4を全部印刷する必要はなく、選択したページだけを印刷できます。紙を節約しましょう。

要旨

次のページにある説明書ARM Cortex R4の内容のプレビューは、以下にあります。次のページにある説明書の内容をすぐに表示したい場合は、こちらをご利用ください。

内容要旨
ページ1に含まれる内容の要旨


Cortex -R4 and Cortex-R4F
Revision: r1p3
Technical Reference Manual
Copyright © 2009 ARM Limited. All rights reserved.
ARM DDI 0363E (ID013010)

ページ2に含まれる内容の要旨

Cortex-R4 and Cortex-R4F Technical Reference Manual Copyright © 2009 ARM Limited. All rights reserved. Release Information The following changes have been made to this book. Change History Date Issue Confidentiality Change 15 May 2006 A Confidential First release for r0p1 22 October 2007 B Non-Confidential First release for r1p2 16 June 2008 C Non-Confidential Restricted Access First release for r1p3 11 September 2009 D Non-Confidential Second release for r1p3 20 November 2009 E Non-Confidenti

ページ3に含まれる内容の要旨

Contents Cortex-R4 and Cortex-R4F Technical Reference Manual Preface About this book ........................................................................................................ xvii Feedback .................................................................................................................. xxi Chapter 1 Introduction 1.1 About the processor ................................................................................................. 1-2 1.2 About the architecture

ページ4に含まれる内容の要旨

Contents 2.10 Unaligned and mixed-endian data access support ................................................ 2-28 2.11 Big-endian instruction support ............................................................................... 2-29 Chapter 3 Processor Initialization, Resets, and Clocking 3.1 Initialization .............................................................................................................. 3-2 3.2 Resets ..............................................................

ページ5に含まれる内容の要旨

Contents 11.4 Debug register descriptions ................................................................................. 11-10 11.5 Management registers ......................................................................................... 11-32 11.6 Debug events ....................................................................................................... 11-39 11.7 Debug exception ..................................................................................................

ページ6に含まれる内容の要旨

Contents A.7 Dual core interface signals .................................................................................... A-16 A.8 Debug interface signals ......................................................................................... A-17 A.9 ETM interface signals ............................................................................................ A-19 A.10 Test signals ........................................................................................................

ページ7に含まれる内容の要旨

List of Tables Cortex-R4 and Cortex-R4F Technical Reference Manual Change History ............................................................................................................................... ii Table 1-1 Configurable options ................................................................................................................. 1-13 Table 1-2 Configurable options at reset ................................................................................................

ページ8に含まれる内容の要旨

List of Tables Table 4-16 Instruction Set Attributes Register 2 bit functions ..................................................................... 4-29 Table 4-17 Instruction Set Attributes Register 3 bit functions ..................................................................... 4-30 Table 4-18 Instruction Set Attributes Register 4 bit functions ..................................................................... 4-31 Table 4-19 Current Cache Size Identification Register bit functions ...

ページ9に含まれる内容の要旨

List of Tables Table 8-6 Tag RAM bit descriptions, no parity or ECC ............................................................................. 8-26 Table 8-7 Cache sizes and tag RAM organization .................................................................................... 8-27 Table 8-8 Organization of a dirty RAM line ............................................................................................... 8-27 Table 8-9 Instruction cache data RAM sizes, no parity or ECC .......

ページ10に含まれる内容の要旨

List of Tables Table 11-6 CP14 debug register map ....................................................................................................... 11-10 Table 11-7 Debug ID Register functions ................................................................................................... 11-11 Table 11-8 Debug ROM Address Register functions ................................................................................ 11-12 Table 11-9 Debug Self Address Offset Register functions ....

ページ11に含まれる内容の要旨

List of Tables Table 14-5 QADD, QDADD, QSUB, and QDSUB instruction cycle timing behavior ................................... 14-9 Table 14-6 Media data-processing instructions cycle timing behavior ...................................................... 14-10 Table 14-7 Sum of absolute differences instruction timing behavior ......................................................... 14-11 Table 14-8 Example interlocks ................................................................................

ページ12に含まれる内容の要旨

List of Tables Table A-18 FPU signals ............................................................................................................................... A-23 Table C-1 Differences between issue B and issue C .................................................................................. C-1 Table C-2 Differences between issue C and issue D .................................................................................. C-3 ARM DDI 0363E Copyright © 2009 ARM Limited. All rights

ページ13に含まれる内容の要旨

List of Figures Cortex-R4 and Cortex-R4F Technical Reference Manual Key to timing diagram conventions .............................................................................................. xix Figure 1-1 Processor block diagram ............................................................................................................ 1-4 Figure 1-2 Processor Fetch and Decode pipeline stages .......................................................................... 1-17 Figure 1-3 Corte

ページ14に含まれる内容の要旨

List of Figures Figure 4-16 Memory Model Feature Register 1 format ................................................................................ 4-23 Figure 4-17 Memory Model Feature Register 2 format ................................................................................ 4-24 Figure 4-18 Memory Model Feature Register 3 format ................................................................................ 4-25 Figure 4-19 Instruction Set Attributes Register 0 format ................

ページ15に含まれる内容の要旨

List of Figures Figure 11-3 Debug ROM Address Register format .................................................................................... 11-12 Figure 11-4 Debug Self Address Offset Register format ............................................................................ 11-13 Figure 11-5 Debug Status and Control Register format ............................................................................. 11-14 Figure 11-6 Watchpoint Fault Address Register format ....................

ページ16に含まれる内容の要旨

Preface This preface introduces the Cortex-R4 and Cortex-R4F Technical Reference Manual. It contains the following sections: • About this book on page xvii • Feedback on page xxi. ARM DDI 0363E Copyright © 2009 ARM Limited. All rights reserved. xvi ID013010 Non-Confidential, Unrestricted Access

ページ17に含まれる内容の要旨

Preface About this book This is the Technical Reference Manual (TRM) for the Cortex-R4 and Cortex-R4F processors. In this book the generic term processor means both the Cortex-R4 and Cortex-R4F processors. Any differences between the two processors are described where necessary. Note The Cortex-R4F process o r is a Cortex-R4 processor that includes the optional Floating Point Unit (FPU) extension, see Product revision information on page 1-24 for more information. In this book, references t

ページ18に含まれる内容の要旨

Preface Read this for a description of the Memory Protection Unit (MPU) and the access permissions process. Chapter 8 Level One Memory System Read this for a description of the Level One (L1) memory system. Chapter 10 Power Control Read this for a description of the power control facilities. Chapter 11 Debug Read this for a description of the debug support. Chapter 12 FPU Programmer’s Model Read this for a description of the Floating Point Unit (FPU) support in the Cortex-R4F processor. C

ページ19に含まれる内容の要旨

Preface monospace Denotes text that you can enter at the keyboard, such as commands, file and program names, and source code. monospace Denotes a permitted abbreviation for a command or option. You can enter the underlined text instead of the full command or option name. monospace italic Denotes arguments to monospace text where the argument is to be replaced by a specific value. monospace bold Denotes language keywords when used outside example code. < and > Enclose replaceable terms for as

ページ20に含まれる内容の要旨

Preface Prefix R Denotes AXI read data channel signals. Prefix W Denotes AXI write data channel signals. Further reading This section lists publications by ARM and by third parties. See http://infocenter.arm.com for access to ARM documentation. ARM publications This book contains information that is specific to the processor. See the following documents for other relevant information: ® • AMBA AXI Protocol Specification (ARM IHI 0022) • AMBA 3 APB Protocol Specification (ARM IHI 0024) • ARM Ar


類似の説明書
# 取扱説明書 カテゴリ ダウンロード
1 ARM Cortex r1p3 取扱説明書 コンピュータハードウェア 3
2 ARM Cortex R4F 取扱説明書 コンピュータハードウェア 20
3 ARM LimitedCM940T 取扱説明書 コンピュータハードウェア 3
4 ARM VERSION 1.2 取扱説明書 コンピュータハードウェア 5
5 Sony MSAKIT-PC4A 取扱説明書 コンピュータハードウェア 2
6 Sony MRW62E-S1 2694866142 取扱説明書 コンピュータハードウェア 5
7 Philips MATCH LINE 9596 取扱説明書 コンピュータハードウェア 17
8 Sony 64GB SDHC Class 10 Memory Card Readers SF32UY 取扱説明書 コンピュータハードウェア 1
9 Philips PSC702 取扱説明書 コンピュータハードウェア 1
10 Sony MRW62E/S1/181 取扱説明書 コンピュータハードウェア 3
11 Sony 64GB SDHC Class 10 Memory Card Readers SF32N4/TQM 取扱説明書 コンピュータハードウェア 1
12 Philips SAA7345 取扱説明書 コンピュータハードウェア 1
13 Philips SBC MC8650 取扱説明書 コンピュータハードウェア 268
14 Philips PSC 605 取扱説明書 コンピュータハードウェア 1
15 Sony DKA-MC2F 取扱説明書 コンピュータハードウェア 1